前言：

USB设备具有简单易用、支持热插拔、速度快等特点，很快被广泛应用于PC平台以及外围设备上，可以说USB是目前最为成功的I/O技术。而且随着目前USB4.0标准的发布，USB接口的应用范围必然更加的广泛。不过我们今天的话题依然是最主流的USB2.0标准接口。

一、USB2.0的信号完整性测量项

首先按照USB协会的要求，做USB的信号测试的示波器带宽至少应该为1.5GHZ，最好是选择2GHZ或者2.5GHZ带宽的示波器进行高速USB信号的测试。

进行高速USB的测试需要进行的测试有：

1、高速信号质量

2、接收灵敏度

3、chirp时序

4、包参数

等项目的测试，其中最重要的即是高速信号质量测试，高速信号质量测试包括如下几项：

1、眼图

2、包尾宽度

3、信号速率

4、上升/下降时间

5、交叉点电压范围

6、JK/KJ抖动

7、连续抖动

二、USB测试中会遇到的关键问题

1、USB信号质量测试中的近端、远端有什么区别？

近端是在被测件的USB连接器上对发送质量的要求，而远端是指信号经过电缆传输到达对端的USB连接器时对信号质量的要求。对于近端信号的幅度要求要比远端大的多。

通常的设备测试都是用近端的方法进行测试，近端测试通过意味着信号还可以经过标准的USB电缆额外传输再增加最多5m远的距离。而有些场合被测件很难通过近端模板的测试（比如手机中连接一根Micro-USB转USB的线缆才能进行测试，这会影响到信号质量），此时用户可以按照远端的标准进行测试。

远端测试通过意味着该设备在该测试端口上只能连接对端的USB设备，而不能再额外的增加传输电缆。

2、USB2.0高速模式下标称的数据速率480Mbps，为什么传输时速率达不到那么高？

480Mbps是最高的数据跳变速率，由于USB2.0是收发共用总线，在收发切换时有总线的切换时间，每个数据包还有包头、包尾等信息，因此实际的数据速率远远的低于480Mbps，一般达到20到30MB/S已经非常不错了。

3、USB电缆的阻抗是多少？

USB电缆的阻抗是90Ω（±15%）。

4、USB2.0高速模式下的总线电路模型是什么？

如下图所示：

5、什么是Droop测试和Drop测试？

注意上述标题中Droop和Drop的区别：

A.Droop测试是测试主机下行口对于插拔瞬间的供电能力，通常外设插拔瞬间可能会造成较大的冲击电流。如果此时主机的电压跌落较大，可能会造成主机的死机；

B.Drop测试是测试全负载条件下静态的电压变化。

综上描述，Droop测试是交流测试，而Drop测试相当于直流测试。

另外，Droop和Drop测试都是相对于主机的供电能力来说的，对于外设而言，需要控制插入瞬间吸收的电流的大小，这个测试项目叫做Inrush测试。

6、USB2.0的速度识别

USB2.0的速度标准分为三种：

A、低速

B、全速

C、高速

其中低速和全速&高速之间是通过DP/DM的上拉电阻区分，而全速和高速之间是通过所谓的Chirp（啁啾）来进行速率的协商。

7、如果USB2.0的一致性测试不过的话，如何调试？

主要分为物理层和协议层的问题，如果是物理层问题，例如眼图、上升时间、下降时间不能满足规范要求，可以从互连通道的阻抗连续性和损耗、电源噪声、参考时钟。如果是协议层的问题，可以使用带USB解码和触发功能的示波器或者专用的协议分析仪。

8、USB2.0的拓扑结构

USB2.0是一种主从星型结构，主机为HOST，从机为Device，Device包括USB function和USB HUB,USB总线基于分层的星状拓扑结构，以HUB为中心，连接周围的设备，总线上最多可以连接127个设备，HUB串联的数量最多5个。

9、USB设备的插入和检测机制

在没有连上主机时，主机的DP/DM都是低电平（SE0状态），当SE0持续了一段时间，就被主机认为是断开状态。

当设备连上主机时，主机检测到某一数据电平拉高并持续一段时间时，就认为有设备连上来，主机必须在复位设备前，立即采样总线状态来判断设备的速度。

10、USB总线的信号类型

USB使用差分传输模式，两根数据线D+/D-：

• J状态和K状态
  低速下：D+为“0”，D-为“1”是为“J”状态，“K”状态相反；全速下：D+为“1”，D-为“0”是为“J”状态，“K”状态相反；高速同全速。
• SE0状态
  D+为“0”，D-为“0”
• IDLE状态
  低速下空闲状态为“K”状态；全速下空闲状态为“J”状态；高速下空闲状态为“SE0”状态。

11、USB2.0的走线规则

（1）在元件布局时，尽量使差分线路最短，以缩短差分线走线距离（√为合理的方式，×为不合理方式）；

（2）优先绘制差分线，一对差分线上尽量不要超过两对过孔（过孔会增加线路的寄生电感，从而影响线路的信号完整性），且需对称放置（√为合理的方式，×为不合理方式）；

（3）对称平行走线，这样能保证两根线紧耦合，避免90°走线，弧形或45°均是较好的走线方式（√为合理的方式，×为不合理方式）；

（4）差分串接阻容，测试点，上下拉电阻的摆放（√为合理的方式，×为不合理方式）；

（5）由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，而线长一旦不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里；

（6）为了减少串扰，在空间允许的情况下，其他信号网络及地离差分线的间距至少20mil(20mil是经验值)，覆地与差分线的距离过近将对差分线的阻抗产生影响；

（7）USB的输出电流是500mA，需注意VBUS及GND的线宽，若采用的1Oz的铜箔，线宽大于20mil即可满足载流要求，当然线宽越宽电源的完整性越好。

普通USB设备差分线信号线宽及线间距与整板信号线宽及线间距一致即可。然而当USB设备工作速度是480 Mbits/s，只做到以上几点是不够的，我们还需对差分信号进行阻抗控制，控制差分信号线的阻抗对高速数字信号的完整性是非常重要的

因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。差分线阻抗一般控制在90（±10%）欧姆(具体值参照芯片手册指导)，差分线阻抗与线宽W1、W2、T1成反比，与介电常数Er1成反比，与线间距S1成正比，与参考层的距离H1正比，如下图是差分线的截面图。

下图为四层板的参考叠层，其中中间两层为参考层，参考层通常为GND或Power，并且差分线所对应的参考层必须完整，不能被分割，否则会导致差分线阻抗不连续。若是以图 2叠层设计四层板，通常设计时差分线采用4.5mil的线宽及5.5mil的线间距既可以满足差分阻抗90Ω。

然而4.5mil线宽及5.5mil线间距只是我们理论设计值，最终电路板厂依据要求的阻抗值并结合生产的实际情况和板材会对线宽线间距及到参考层的距离做适当的调整。